Procesadores y virtualización

Un procesador entiende un repertorio de instrucciones, y hay dos filosofías opuestas para diseñarlo. O se le dan pocas instrucciones muy sencillas, o se le dan muchas y muy potentes. Cada elección arrastra consecuencias en la complejidad del chip, en el consumo y en el calor.

CISC va con lógica programada y RISC con lógica cableada. Esa pareja de términos es la que suele decidir la pregunta.

Alrededor del diseño de procesadores hay cuatro términos que se preguntan como definiciones sueltas y que conviene no mezclar, porque dos hablan de apertura y dos de integración de componentes.

Un SoC integra el sistema completo; una APU se queda en la pareja CPU más GPU.

El paso de búsqueda de la instrucción es lento, porque implica ir a memoria. Si el procesador esperase a terminar una instrucción entera antes de empezar la siguiente, el resto de sus unidades pasaría la mayor parte del tiempo parado.

La segmentación, o pipeline, consiste en solapar las etapas: mientras una instrucción se está ejecutando, la siguiente se está decodificando y una tercera se está buscando en memoria. Es la misma idea que una cadena de montaje, en la que cada puesto trabaja sobre una pieza distinta al mismo tiempo.

Sin segmentacion
  I1: buscar decodificar ejecutar guardar
  I2:                                     buscar decodificar ejecutar guardar

Con segmentacion
  I1: buscar decodificar ejecutar guardar
  I2:        buscar      decodificar ejecutar guardar
  I3:                    buscar      decodificar ejecutar guardar

Es una técnica típica de los sistemas RISC, y no por casualidad: como en RISC todas las instrucciones tienen el mismo tamaño y duran aproximadamente lo mismo, encajan en las etapas de la cadena sin que unas atasquen a otras.

Lo que marca la arquitectura de un procesador es el tamaño o ancho de la palabra, que es la cantidad de información que la máquina maneja como una unidad. La memoria no es más que una sucesión de posiciones numeradas, y cada una de ellas aloja exactamente una palabra.

En una arquitectura de 64 bits, la palabra mide 64 bits, y esa misma cifra es la que tienen los registros de la CPU y el bus de datos. Por eso hablar de un procesador de 64 bits no es hablar solo del procesador: describe una coherencia entre palabra, registros y ancho del camino por el que viajan los datos.

Palabra, registros y bus de datos van a la par. El bus de direcciones es otra cosa y no tiene por qué medir lo mismo.

Flynn clasificó las arquitecturas de computadores cruzando dos ejes: cuántos flujos de instrucciones (I) se manejan a la vez y cuántos flujos de datos (D). Combinando «uno» (Single) y «varios» (Multiple) en cada eje salen cuatro categorías.

La primera letra siempre se refiere a las instrucciones y la tercera a los datos: S de Single y M de Multiple.

Ejecutar varias máquinas virtuales sobre un mismo equipo se puede hacer por software, pero sale caro en rendimiento, porque hay que ir interceptando y traduciendo las operaciones privilegiadas que cada sistema huésped intenta ejecutar.

Los procesadores actuales incorporan soporte para virtualización en el propio hardware, de modo que esas operaciones se resuelven en el chip y no hay que emularlas. Cada fabricante le pone su nombre comercial.

VT-x y AMD-V no son programas de virtualización: son capacidades de la CPU sobre las que se apoyan esos programas.

El hipervisor es la capa que reparte el hardware real entre varias máquinas virtuales, cada una con su propio sistema operativo y sus aplicaciones. Se clasifican en dos tipos según sobre qué se apoyen, y la diferencia se ve mirando qué hay justo debajo del hipervisor.

La consecuencia práctica es de rendimiento y de uso. El de tipo 1 tiene acceso directo al hardware y es el que se despliega en servidores y centros de datos. El de tipo 2 se instala como un programa más en un equipo de trabajo y resulta cómodo para pruebas y escritorio, a cambio de la capa extra que atraviesa cada operación.

En el tipo 1 el hipervisor toca el hardware; en el tipo 2 hay un sistema operativo entre medias.